# Микроэлектронные преобразователи переменного напряжения в постоянное по уровню среднеквадратического значения

Часть 2. Преобразователи на аналоговых умножителях напряжения

Во второй статье цикла рассматриваются полупроводниковые микросхемы для определения среднеквадратического значения (СКЗ) или мощности электрических сигналов в широкой полосе частот.

#### Олег Дворников

Oleg\_Dvornikov@tut.by

### Функциональные схемы и основные электропараметры микросхем

Как отмечалось в первой статье цикла, для электрических сигналов с частотой до 1 МГц наибольшую точность преобразования обеспечивают ПСКЗ с экспоненциально-логарифмической обратной связью. Для работы в полосе частот выше 1 МГц чаще все-

для работы в полосе частот выше т мг ц чаще все го применяют ПСКЗ на аналоговых умножителях (квадраторах), использующие следующий алгоритм обработки сигнала:

- Преобразование входного переменного напряжения v<sub>IN</sub>(t) в однополярный управляющий ток i(t) и последующую обработку токового сигнала. При этом исключается большое изменение напряжения в узлах и перезаряд паразитных емкостей, и быстродействие определяется в основном граничной частотой усиления транзисторов.
- Возведение управляющего тока в квадрат  $\dot{t}(t)$  и интегрирование его фильтром нижних частот (ФНЧ) с большой постоянной времени усреднения  $\tau_{AV}$ для получения среднего значения  $Avg(\dot{t}(t))$ .
- Сравнение среднего значения Avg(ř(t)) с постоянным сигналом при помощи усилителя ошибки



(error amplifier), выходное напряжение которого управляет цепью обратной связи (OC) и обеспечивает выравнивание среднего значения и постоянного сигнала.

 Определение СКЗ входного сигнала по величине выходного напряжения усилителя ошибки.

Такой алгоритм реализован в преобразователях на микросхемах AD834, AD8361, AD8362, причем в AD834 и AD8361 усилитель ошибки управляет дополнительным квадратором, вырабатывающим сигнал сравнения, а в AD8362 — усилителем с регулируемым усилением в основном канале, а дополнительный квадратор обеспечивает неизменный сигнал сравнения.

Рассмотрим более подробно указанные микросхемы [1].

Функциональная схема аналогового умножителя напряжения AD834 приведена на рис. 1.

AD834 [2] состоит из дифференциальных каскадов (ДК) Q11, Q12 и Q13, Q14 с межэмиттерными резисторами 285 Ом для преобразования напряжения по Х- и Ү-входам в ток, умножающего блока на основе ячейки Джильберта (Gilbert cell) Q1-Q6 [3] и усилителя тока Q7-Q10 с коэффициентом передачи ≈1,6. Для стабилизации токового смещения ДК при изменении температуры и напряжения питания применяется источник опорного напряжения, определяемого шириной запрещенной зоны (bandgap reference) [4]. Внутри умножителя происходит обработка только токового сигнала, что определяет большую полосу пропускания, высокую воспроизводимость и стабильность параметров, при этом максимальную погрешность умножения напряжения по Х- и У-входам вызывает нелинейность преобразования напряжения в ток дифференциальными каскадами [5]. Для уменьшения этой нелинейности в AD834 введены блоки компенсации искажений (distortion cancellation). Лазерной полгонкой номиналов резисторов при измерении AD834 на полупроводниковой пластине обеспечивается высокая точность выполнения функции преобразования (transfer function) умножителя:

$$_{W} = K_{VI}V_{X}V_{Y} \tag{1}$$

где  $I_W$  — дифференциальный выходной ток, протекающий от вывода W1 к W2,  $V_X = V_{X1} - V_{X2}$  — дифференциальное входное напряжение между вывода-

I



ми X1, X2,  $V_Y = V_{Y1} - V_{Y2}$  — дифференциальное входное напряжение между выводами Y1, Y2,  $K_{VI}$  — коэффициент преобразования умножителя с размерностью А/В<sup>2</sup>.

В AD834 максимально допустимое входное дифференциальное напряжение (Full Scale — FS) по X- и Y-входам составляет  $\pm 1$  B, а  $K_{VI}$  = 4 мА/В<sup>2</sup>. ПСКЗ на основе умножителя AD834 показан на рис. 2.

Входной сигнал в ПСКЗ поступает на параллельно соединенные X- и Y-входы умножителя M1 через сдвоенный резистивный делитель, который обеспечивает входное сопротивление ПСКЗ равное 50 Ом, при этом в 2 раза увеличивает диапазон допустимого входного дифференциального напряжения, до  $\pm 2$  B FS. Кроме того, последовательное соединение с входом ИС резистора небольшой величины уменьшает влияние паразитной индуктивности корпуса и выравнивает амплитудно-частотную характеристику (АЧХ).

Входной ток смещения умножителя (≈45 мкА), протекая по параллельно соединенным с каждым входом Ү1, Х2 двум резисторам величиной 50 Ом, создает падение напряжения 1,125 мВ, которое может вызвать появление выходного сигнала М1 при отсутствии входного. Для компенсации влияния тока смещения входы Y2 и X1 соединены с нулевым потенциалом через резисторы 25 Ом. В этом случае аддитивная погрешность определяется разностью входных токов смещения и поэтому значительно меньше. Как и для всех высокочастотных ИС, напряжение питания умножителей фильтруется RC-цепями: 10 Ом, 158 Ом, 1 мкФ. Кроме того, включение резистора 158 Ом между положительным источником напряжения +6 В и выводом +V<sub>S</sub> микросхемы позволяет уменьшить напряжение на базах выходных транзисторов умножителя Q9, Q10 до 6 В-158 Ом×11 мА= =4,262 В, где 11 мА — ток потребления AD834 по выводу +V<sub>s</sub>, и исключить насыщение Q9, Q10 при максимально возможном выходном сигнале, при котором напряжение  $V_{\mathit{WMIN}}$ на коллекторах Q9, Q10 (вывод W1, W2) составит примерно 6 В – (8,5+4) мА×100 Ом = 4,75 В.

При параллельном соединении X- и Y-входов умножитель работает как квадратор и его дифференциальный выходной токовый сигнал

$$i_W = K_{VI} (v_{YI} - v_{X2})^2$$
 (2)

преобразуется в напряжение на 100-омных резисторах, образующих совместно с конденсаторами величиной 4,7 мкФ и 0,01 мкФ основной ФНЧ. Дополнительную фильтрацию нижних частот осуществляет операционный усилитель А1 (усилитель ошибки) с конденсаторами, соединенными с его входами.

Если постоянная времени усреднения фильтра  $\tau_{AV} \approx 4,7$  мк $\Phi \times 100$  Ом = 0,47 мс намного больше, чем период входного сигнала, то дифференциальное напряжение между выходами М1 ( $v_{W1} - v_{W2}$ ) эффективно усредняется и поступает на входы усилителя А1 через сдвоенный резистивный делитель, предназначенный для сдвига уровня. Выходное напряжение А1 через эмиттерный повторитель управляет квадратором M2 в цепи отрицательной обратной связи. Умножитель М2 применяется с входным резистивным делителем для того, чтобы согласовать максимальное выходное напряжение ПСКЗ +2 В FS с допустимым диапазоном микросхемы AD834, равным +1 B FS. Следует заметить, что выход W1 (W2) умножителя M1 соединен с выходом W2 (W1) умножителя М2, поэтому выходные токовые сигналы M1 и M2 в противофазе, то есть вычитаются. Отрицательная обратная связь устанавливает такое выходное напряжение ПСКЗ, при котором входное дифференциальное напряжение А1 близко к нулю:

$$V_{+} - V_{-} = K \times Avg(v_{W1} - v_{W2}) =$$
  
= (100 Om + 100 Om) × K × Avg(i\_{WM1} - i\_{WM2}) =  
= Const × Avg\left(\frac{v\_{IN}^{2}}{4} - \frac{V\_{OUT}^{2}}{4}\right) = 0 (3)

где V<sub>+</sub>, V<sub>-</sub> — напряжение на неинвертирующем и инвертирующем входе А1, *К* — коэффициент передачи резистивного делителя, соединяющего выходы умножителей М1, М2 с входами усилителя А1, К= 0,85 для номиналов резисторов на рис. 2,  $i_{WMI}$ ,  $i_{WM2}$ — дифференциальный выходной ток умножителя М1, М2 соответственно,  $v_{IN}$ ,  $V_{OUT}$ — входное и выходное напряжение ПСКЗ соответственно.

В (3) предполагается, что умножители М1 и М2 имеют одинаковый коэффициент преобразования *K<sub>VI</sub>*. Так как

$$4vg \frac{V_{OUT}^2}{4} = \frac{V_{OUT}^2}{4},$$

то напряжение на выходе OUTPUT представляет собой СКЗ входного:

$$V_{OUT} = \sqrt{Avg(v_{IN}^2)}$$
(4)

ПСКЗ на основе AD834 имеет ряд особенностей:

- Применение биполярного напряжения питания позволяет по X- и Y-входу умножителя обрабатывать двухполярные сигналы около нулевого напряжения. При этом допустимо соединение умножителя М1 с источником входного сигнала без разделительного конденсатора и преобразование переменных сигналов с постоянной составляющей.
- Погрешность ПСКЗ определяется в большей степени нелинейностью преобразования напряжения в ток во входных ДК-умножителях (транзисторы Q11-Q14) и напряжением смещения М1, М2, А1, особенно умножителя M2 в цепи обратной связи. Нелинейность можно значительно уменьшить при увеличении максимального падения напряжения на межэмиттерном резисторе транзисторов Q11, Q12 (Q13, Q14) [5] или введением блоков компенсации искажений. Оба этих способа приводят к увеличению минимального напряжения питания, поэтому AD834 имеет диапазон допустимого входного дифференциального сигнала ±1 В FS и нелинейность менее 0,3% при напряжении питания ±5 В.
- Для уменьшения погрешности преобразования ПСКЗ умножители М1 и М2 должны иметь одинаковые коэффициенты преобразования К<sub>VP</sub> чего легко достичь при изготовлении сдвоенных умножителей на одной полупроводниковой подложке.
- Из-за конечного значения времени усреднения основного ФНЧ на выходе ПСКЗ будут пульсации напряжения с удвоенной частотой входного сигнала. Эти пульсации можно уменьшить увеличением *τ<sub>AV</sub>* или дополнительной фильтрацией усилителем A1 с частотно-зависимой обратной связью, поэтому в качестве A1 желательно применять самые низкочастотные ОУ, например микромощные.
- Дополнительная погрешность 1% в области высоких частот *f*<sub>-1%H</sub> ПСКЗ определяется полосой пропускания и идентичностью фазовых характеристик по Х- и Y-входу умножителя М1 (одинаковые задержки распространения сигнала), а также паразитной индуктивностью выводов корпуса.

В микросхеме AD834, собранной в 8-выводной корпус типа Cerdip (Q), из-за влияния паразитной индуктивности АЧХ (начиная с частоты 70 МГц) имеет подъем, который достига-



ет максимума около 800 МГц, а затем начинается спад. Для других типов корпусов форма АЧХ такая же, но отличается частота начала подъема и максимума АЧХ. Соединение последовательно с входом небольшого гасящего резистора (damping resistor) значительно уменьшает пик АЧХ и делает ее более равномерной, однако конкретная величина гасящего резистора зависит от топологии печатной платы и корпуса микросхемы.

Следует заметить, что для AD834 полоса пропускания (bandwidth-BW) нормируется при измерении среднего квадрата входного напряжения без последовательно соединенных с входом резисторов. Такое включение описывает наихудший режим эксплуатации, так как учитывает все факторы: полосу пропускания, фазовую неидентичность каналов, паразитную индуктивность корпуса.

Основным недостатком ПСКЗ, показанного на рис. 2, является большая рассеиваемая мощность, которая только для одного умножителя AD834 составляет 11 мА×4,262 В + 28 мА×6 В = 215 мВт.

В отличие от рассмотренного ПСКЗ на умножителях AD834, микросхема AD8361 (рис. 3–4) представляет собой функционально законченный и не требующий дополнительных активных элементов определитель средней мощности (mean power detector) высокочастотных сигналов различной формы.

Функциональная схема AD8361 очень близка к схеме, показанной на рис. 2, за исключением:

- Квадраторы на умножителях с параллельно соединенными X- и Yвходами заменены одновходовыми квадраторами, выходной ток которых пропорционален квадрату входного напряжения (transconductance cell) *i* = *K*<sub>VI</sub>*v*<sup>2</sup><sub>IN</sub>.
- Вместо эмиттерного повторителя введен дополнительный буферный усилитель с небольшим усилением (x7,5\_BUFFER), при этом напряжение постоянного тока по выводу VRMS линейно зависит от СКЗ напряжения переменного тока по входу RFIN с коэффициентом преобразования, равным 7,5 B/B<sub>СКЗ</sub>.
- В источнике опорного напряжения (bandgap reference) имеется возможность отключения питания микросхемы управляющим сигналом режим «power down». При подаче на вывод PWDN положительного напряжения питания V<sub>POS</sub> ток потребления ИС при отсутствии входного сигнала уменьшается от 1,1 мА до <1 мкА.</li>
- Постоянное выходное напряжение  $V_{RMS}$  по выводу VRMS при отсутствии сигнала по входу RFIN  $V_{RFIN} = 0$  можно задавать различным соединением выводов IREF (internal reference внутреннее смещение) и SREF (supply reference смещение, определяемое напряжением питания):  $V_{RMS} = 0$ , если IREF соединен с VPOS, SREF соединен с нулевым потенциалом (Ground Referenced Mode);  $V_{RMS} \approx 350$  мB, если IREF «оборван», SREF соединен с нулевым потенциалом (Internal Referenced Mode);  $V_{RMS} = V_{POS}/7$ ,5, если IREF и SREF соединен с VPOS (Supply Referenced Mode).
- Внутри ИС имеется конденсатор фильтра нижних частот (INTERNAL\_FILTER), но время усреднения можно увеличить подключением внешнего конденсатора между выводами VPOS и FLTR, при этом уменьшаются пульсации напряжения по выводу VRMS.

Хотя фирмой Analog Devices указывается, что микросхема AD8361 работоспособна в широком диапазоне частот, от низких до 2,5 ГГц, но внутренняя структура и уровень электропараметров ИС рассчитаны скорее на высокочастотную область. Напряжение питания ИС является однополярным и может лежать в диапазоне от 2,7 В до 5,5 В. Благодаря этому значительно уменьшена потребляемая мощность, но однополярное напряжение питания приводит к существованию постоянного напряжения  $\approx 0,8$  В на входе RFIN относительно вывода COMM. В связи с этим вход RFIN может соединяться с источником сигнала только через разделительный конденсатор  $C_C$ . Разделительный конденсатор  $C_C$  совместно с согласующим резистором ( $R_1$  на рис. 4) или входным сопротивлением ИС по выводу RFIN, равным 225 Ом, образуют фильтр верхних частот ( $\Phi$ BЧ), не позволяют обрабатывать сигналы с постоянной составляющей и значительно увеличивают погрешность преобразования низкочастотного сигнала. Малая величина напряжения питания также не разрешает повысить линейность преобразования входного напряжения в ток, в результате чего увеличивается погрешность СКЗ-преобразования. Другими источниками погрешности являются шумы при минимально возможном сигнале и отклонение функции преобразования квадратора от квадратического закона при максимальном.

Для AD8361 погрешность на частоте 100 МГц составляет ±3 % в диапазоне изменения входных сигналов 14 дБ, что явно недостаточно для метрологических применений.

Динамический диапазон (dynamic range — DR) по входу микросхемы ограничен напряжением питания и выбранным коэффициентом преобразования. Допустимое выходное напряжение (output swing) AD8361 на несколько милливольт больше нулевого напряжения и примерно на 100 мВ меньше напряжения питания  $V_{POS}$ , поэтому при  $V_{POS} = 5$  В максимально допустимое входное напряжение будет  $v_{INPMAX} = 4,9$  B/7,5 = 653 мВ<sub>СКЗ</sub>.

В модернизированной микросхеме AD8362 по сравнению с AD8361 входной динамический диапазон существенно расширен (до 60 дБ), но остальные недостатки AD8361 остались.

ИС AD8362, функциональная схема которой показана на рис. 5, состоит из:

 Широкополосного усилителя с изменяемым усилением (variable gain amplifier –VGA), усиление которого G<sub>SET</sub> может устанавливаться при помощи специального интерфейса (setpoint interface) в диапазоне





от -21 до +39 дБ в зависимости от напряже- о

$$G_{SET} = G_0 \exp\left(-\frac{V_{SET}}{V_{GNS}}\right) \tag{5}$$

где  $G_0$  — фиксированное усиление при  $V_{SET} = 0$ ,  $V_{GNS}$  — масштабирующее напряжение, определяющее наклон зависимости  $G_{SET}$  от управляющего напряжения  $V_{SET}$ .

ния на выводе VSET:

При этом выходное напряжение  $v_{SIG}$  усилителя VGA будет равно

$$v_{SIG} = v_{IN}G_{SET} = v_{IN}G_0 \exp\left(-\frac{V_{SET}}{V_{GNS}}\right) (6)$$

где  $v_{IN}$  — переменное напряжение на входе AD8362, оно может быть подано на вывод INHI при заземленном INLO или между выводами INHI и INLO.

Усилитель VGA имеет цепь компенсации напряжения смещения (offset nulling), которая делает АЧХ усилителя подобной ФВЧ (фильтр верхних частот — high pass filter) с частотой среза в области низких частот  $f_{HP}$ . Частота среза  $f_{HP}$  должна быть значительно меньше рабочей частоты. Ее величина определяется конденсатором, соединенным с выводом CHPF:

$$C_{HPF} = \frac{200 \ \text{mk}\Phi}{f_{\mu\nu}[\Gamma u]} \tag{7}$$

- Источника опорного напряжения (bandgap reference), задающего режим работы всех блоков ИС и имеющего выход VREF с напряжением V<sub>REF</sub> =1,25 В.
- Аттенюатора с коэффициентом передачи 0,06 и входами VTGT и ACOM, напряжение V<sub>TGT</sub> между которыми устанавливает амплитудную цель (amplitude target) для напряжения V<sub>SIG</sub>. Если VTGT соединен с VREF, а ACOM заземлен, то напряжение на выходе аттенюатора V<sub>ATG</sub> = 0,06×1,25 В = 75 мВ.
- Двух согласованных по параметрам широкополосных квадраторов (match wide-band squares) с выходным током, пропорциональным квадрату входного напряжения

$$i_{SQU} = K_{VI} v_{SIG}^2$$

(8)

$$i_{TGT} = K_{VI} \nu_{ATG}^2 \tag{9}$$

В отличие от рис. 3, на котором сравнение сигналов квадраторов проводится путем преобразования их выходных токов в дифференциальное входное напряжение усилителя ошибки, в AD8362 квадраторы имеют разное направление выходного тока: ток  $i_{SQU}$  — вытекающий, а  $i_{TGT}$  — втекающий. При прямом соединении выходов квадраторов разностный выходной ток будет протекать через внутренний фильтрующий конденсатор  $C_F$  и внешний конденсатор  $C_{LPF}$ , подключенный между выводами CLPF и ACOM. Конденсатор  $C_{LPF}$  определяет частоту среза в области высоких частот ФНЧ (фильтр нижних частот — low pass filter)  $f_{LP}$ . Рекомендуемая величина для режима измерений (рис. 6)  $C_{LPF} = 300$  пФ, а для работы в низкочастотной области

$$C_{LPF} = \frac{900 \ \text{mk}\Phi}{f_{LP}[\Gamma\mu]} \tag{10}$$

 Не инвертирующего усилителя выходного фильтра (OUTPUT\_FILTER), выход которого соединен с выводом VOUT, а внутренними резисторами установлен коэффициент передачи, равный 5 (internal resistors set buffer gain to 5).

Очевидно, что внутренняя структура AD8362 довольно универсальна и позволяет реализовать различные функции, поэтому рассмотрим только включение ИС для режима измерения переменного напряжения, как показано на рис. 6. Входы INHI, INLO микросхемы AD8362 имеют постоянное смещение  $\approx$ 3,6 В относительно вывода ACOM и входное сопротивление  $\approx$ 100 Ом, поэтому их непосредственное соединение с источником сигнала недопустимо и требуется применение разделительных конденсаторов  $C_{CPL}$ . Кроме того, рекомендуется подключение конденсаторов  $C_{DECL}$  на развязывающие выводы (decoupling terminals) DECL микросхемы.

В режиме измерения переменного напряжения постоянный ток  $i_{TGT}$  задается соединением выводов VTGT и VREF, а усиление  $G_{SET}$  определяется напряжением  $V_{OUT}$ , подаваемым на вывод VSET. Конденсаторы  $C_F$  и  $C_{LPF}$  заряжаются переменным током  $i_{SQU}$  и постоянным  $i_{TGT}$  до напряжения  $V_{CP}$ , которое усиливается в 5 раз, поступает на вывод VOUT, VSET и управляет усилением  $G_{SET}$ . Если заряд конденсаторов  $C_F$  и  $C_{LPF}$  током  $i_{SQU}$  больше, чем разряд током  $i_{TGT}$  то напряжение  $V_{CF}$  и  $V_{OUT}$  увеличивается и, как следует из (5),  $G_{SET}$  уменьшается и уменьшает  $i_{SQU}$ . Такая отрицательная обратная связь приводит к тому, что установится следующий режим работы:

$$Avg(i_{SOU}) = i_{TGT} \tag{11}$$

Если квадраторы имеют одинаковый коэффициент преобразования, то

$$Avg(v_{SIG}^2) = V_{ATG}^2 \tag{12}$$

или с учетом (6)

$$Avg\left[v_{IN}G_{0}\exp\left(-\frac{V_{SET}}{V_{GNS}}\right)\right]^{2} = V_{ATG}^{2}$$
(13)

$$V_{SET} = V_{GNS} Ln \left[ \frac{\sqrt{Avg(v_{IN}^2)}}{V_Z} \right], \qquad (14)$$

где  $V_Z = V_{ATG}/G_0$  — СКЗ входного напряжения, при котором  $V_{SET}$  должно равняться нулю при выполнении зависимости (14), то есть  $V_{SET} = 0$ при  $\sqrt{Avg(v_{IN}^2)} = V_Z$ .

Таблица. Основные характеристики микросхем на аналоговых умножителях

		,	
Основные характеристики	Наименование ИС		
	AD834	AD8361	AD8362
1. Функция преобразования	$I_W = K_{VI} V_X V_Y$	$V_{RMS} = K \sqrt{Avg(v_{RFIN}^2)}$	$V_{OUT} = V_{SLP} Log_{10} \left[ \frac{\sqrt{Avg(v_{IN}^2)}}{V_Z} \right]$
2. Коэффициент преобразования	K <sub>VI</sub> =4 мА/В <sup>2</sup>	<b>К</b> =7,5 В/В <sub>СКЗ</sub>	V <sub>SLP</sub> =50мВ/дБ, V <sub>Z</sub> = 316 мкВ
<ol> <li>Возможность обрабатывать сигналы с постоянной составляющей</li> </ol>	Есть	Нет	Нет
4. Напряжение питания V <sub>S</sub>	±5 B	+ (2,7–5,5) B	+ 5 B
5. Рассеиваемая мощность	245,0 мВт при <b>V</b> <sub>S</sub> = ±5,0 В	5,5 мВт при V <sub>S</sub> = 5,5 В, v <sub>RFIN</sub> = 0	121,0 мВт при <b>V</b> <sub>S</sub> = 5,5 В
		35,0 мВт при V <sub>S</sub> =5,5 B, v <sub>RFIN</sub> = 660 мВ <sub>СКЗ</sub>	
6. Допустимое входное напряжение	±1,0 B	от 21 мВ <sub>СКЗ</sub> до 660 мВ <sub>СКЗ</sub>	от 2,23 мВ <sub>СКЗ</sub> до 223 мВ <sub>СКЗ</sub>
7. Входное сопротивление	25 кОм (дифференциальное)	225 Ом	100 Ом (200 Ом, дифференциальное)
8. Рабочая частота	<b>ВW</b> =500 МГц*	<b>BW=</b> 2,5 ГГц	2,7 ГГц <b>ВW=</b> 3,5 ГГц
9. Погрешность преобразования** в зависимости от DR = V <sub>RMSMAX</sub> /V <sub>RMSMIN</sub>	±2% при DR=2500, f=0	±3% при DR =5, ±12% при DR =14, ±26% при DR =20, все для f=100 МГц	±6% при DR =1000, ±15%*** при DR =1000, все для f=2,7 ГГц

Примечания:

\* В режиме квадратора.

\*\* Отклонение коэффициента передачи на фиксированной частоте от зависимости п. 1.

\*\*\* Перерассчитанное отклонение от линейной зависимости  $V_{OUT}$  = Cons·t/Avg $\left( v_{IN}^2 \right)$ 



Для режима измерения переменного напряжения  $V_{SET} = V_{OUT}$ . Учитывая это и заменив в (14) натуральный логарифм на десятичный, получим:

$$V_{OUT} = V_{SLP} Log_{10} \left[ \frac{\sqrt{Avg(v_{IN}^2)}}{V_Z} \right]$$
(15)

где  $V_{SLP} = V_{GNS} \times Ln(10) = 2,303 \times V_{GNS}$  — коэффициент преобразования, то есть изменение выходного напряжения постоянного тока при изменении СКЗ входного напряжения переменного тока на декаду (10 раз или 20 дБ). Для AD8362 лазерной подгонкой сопротивлений на пластине установлено для частоты 100 МГц изменение выходного напряжения на 1 В при изменении СКЗ входного напряжения в 10 раз (1 В/20 дБ или 50 мВ/дБ), а также установлено  $V_Z$  = 316 мкВ.

Непосредственное сравнение ПСКЗ на микросхемах AD834, AD8361, AD8362 затруднено, так как параметры ПСКЗ не нормируются изготовителем ИС, а зависят от конкретной реализации ПСКЗ потребителем: топологии и качества печатной платы, выбранных типов и номиналов внешних элементов, согласования с источником входного сигнала и пр. В таблице приведены только основные характеристики микросхем AD834, AD8361, AD8362, определяющие параметры ПСКЗ.

## Особенности электрической схемы и электропараметров специализированного двухканального аналогового умножителя

Приведенный анализ показывает, что серийно выпускаемые ПСКЗ на аналоговых умножителях не соответствуют в полной мере требованиям, предъявляемым в метрологической аппаратуре: они не обеспечивают малую погрешность преобразования сигналов сложной формы, в том числе с постоянной составляющей. Наиболее подходящим для этих целей является ПСКЗ, показанный на рис. 2, который желательно доработать, а именно уменьшить потребляемую мощность и заменить одноканальный умножитель двухканальным. Модернизация была выполнена на специализированном базовом матричном кристалле AБМК 1 2 [6, 7].

Известно, что выходной сигнал аналогового умножителя можно описать выражением:

$$Z = (1+\gamma)S_{XY}XY + S_XX + S_YY + \Delta Z \quad (16)$$

где X, Y, Z — входные и выходной сигнал умножителя,  $\gamma$  — мультипликативная погрешность,  $S_{XY}$  — коэффициент преобразования умножителя,  $S_{XY}$  — коэффициенты, отражающие прямое прохождение входного сигнала на выход умножителя,  $\Delta Z$  — аддитивная погрешность.

Для применения в ПСКЗ важно знать  $S_{XY}$ , погрешность нелинейности, а также частотную и фазовую погрешность. Две последние можно одновременно описать в виде частоты, на которой достигается 1%-ное отклонение выходного сигнала от его низкочастотного значения при включении умножителя в режиме квадратора. Многие умножители имеют подстройку параметров при измерениях на полупроводниковой пластине, кроме того, сами ПСКЗ подстраиваются на печатной плате, поэтому наибольшее значение будут иметь температурные изменения

$$\frac{\partial S_{XY}}{\partial T}, \frac{\partial \gamma}{\partial T}, \frac{\partial Z}{\partial T}$$

нелинейность и частотная погрешность.

Большинство интегральных широкополосных аналоговых умножителей имеют одинаковую схемотехническую конфигурацию, показанную на рис. 1: дифференциальный каскад для преобразования входного напряжения в ток и умножающий блок на основе ячейки Джильберта, при этом максимальную нелинейность и низкочастотную погрешность вносят входные каскады преобразования напряжения в ток. Автором [5] проведен анализ способов умень-



шения нелинейности, на основе которого спроектирован широкополосный прецизионный аналоговый умножитель, показанный на рис. 7 [7]. Умножитель состоит из:

- Преобразователя напряжения в ток X-каналов Q9, Q10, R3 и Y-каналов Q42, Q43, R17.
- Каскодных транзисторов Q5, Q6, Q24–Q26 с цепью задания их смещения Q1, Q2.
- Блока компенсации погрешности преобразования напряжения в ток Х-канала Q7, Q8, Q12, Q13, R2 и Y-канала Q27–Q41, R8–R16.
- Умножающей схемы Джильберта Q19–Q23, Q3, Q4.
- Усилителя тока Джильберта Q15–Q18.
- Многокаскадного источника тока с возможностью регулировки выходного тока при соединении вывода Bias2 через внешний резистор с Vcc.

Блоки компенсации погрешности преобразования напряжения в ток (Distortion Cancellation) выполнены в двух вариантах: для канала Х — в виде простейшего усилителя Cascomp (от сочетания **Cas**cod и **сотр**епsation — каскодный усилитель с компенсацией нелинейности) [8], для канала Y — в виде усилителя Cascomp с регулируемой полосой пропускания [9], который позволяет выровнять АЧХ канала Y при изменении внешнего резистора между выводами Bias1 и Vcc.

Другими особенностями схемы являются возможность регулировки тока потребления и, следовательно, сочетания «быстродействие — рассеиваемая мощность» изменением внешнего резистора между выводами Bias2 и Vcc, а также изменение максимального дифференциального выходного тока  $I_{W1} - I_{W2}$  соединением вывода Iout\_Cntr через внешний резистор с Vcc или Vee.

Умножитель спроектирован под стандартное напряжение питания  $\pm 5$  В и имеет выходной дифференциальный ток  $\pm 1$  мА при рассиваемой мощности 100 мВт, которая в 2 раза меньше, чем для AD834.

Параметрическая оптимизация умножителя была направлена на получение максимальной линейности передаточной характеристики и малой погрешности преобразования низкочастотного сигнала. Результаты оптимизации приведены на рис. 8–10:

 Рис. 8, ось 1, кривая 1 — зависимость выходного дифференциального тока I<sub>W1</sub>-I<sub>W2</sub>, протекающего по нагрузочным резисторам R<sub>W1</sub>=R<sub>W2</sub>=200 Ом, соединенным между вы-



и нормированной нелинейности  $\Delta_{\rm Y}$  от входного напряжения V



водами W1, W2 и шиной питания +5 B, от входного напряжения  $V_X$  при постоянном напряжении  $V_Y=1$  B; ось 2, кривая 2 — нормированная нелинейность по X-каналу ( $\Delta_X$ ) при тех же условиях:

$$\Delta_{X} = \frac{\frac{\partial (I_{W1} - I_{W2})}{\partial V_{X}}}{\max\left(\frac{\partial (I_{W1} - I_{W2})}{\partial V_{X}}\right)}$$
(17)

- Рис. 9, ось 1, кривая 1 зависимость выходного дифференциального тока  $I_{W1}-I_{W2}$ от входного напряжения  $V_Y$  при постоянном напряжении  $V_X$ =1 В; ось 2, кривая 2 нормированная нелинейность по Y-каналу ( $\Delta_Y$ ) при тех же условиях.
- Рис. 10 нормированное отклонение выходного напряжения от произведения входных сигналов

$$\frac{(V_{W1} - V_{W2})K_{IV}}{R_{W}} - V_{X}V_{Y}}{V_{X}V_{Y}}$$

в зависимости от произведения входных сигналов  $V_X V_Y$ .

В диапазоне допустимого входного напряжения ±1 В все рассмотренные составляющие низкочастотной погрешности менее 1%.

Возможности AБМК\_1\_2 позволяют на одном кристалле получить 2 умножителя. Расположение двух умножителей максимально близко на одной полупроводниковой подложке обеспечивает идентичность их параметров даже без лазерной подгонки резисторов, поэтому ПСКЗ на модернизированном двухканальном умножителе можно рассматривать как недорогой прибор с большим динамическим диапазоном DR>1000, полосой пропускания от постоянного сигнала до 200–300 МГц и относительно невысокой погрешностью.

# Литература

#### 1. www.analog.com

- 2. Using the AD834 in DC to 500 MHz. Analog Devices Application Note. AN-212.
- 3. Gilbert B. A New Wide-band Amplifier Technique // IEEE Transactions on Solid-State Circuits. 1968. Vol. SC- 3, N4.
- Соклоф С. Аналоговые интегральные схемы: Пер. с англ. М.: Мир. 1988.
- Дворников О. В. Проектирование широкополосных дифференциальных усилителей со стабильным усилением / Проблемы современной аналоговой микросхемотехники: Сб. материалов Международного научнопрактического семинара / Под ред. Н. Н. Прокопенко. Шахты: Изд. ЮРГУЭС. 2003.
- Дворников О. В., Чеховский В. А. Аналоговый биполярно-полевой БМК с расширенными функциональными возможностями // Chip News. 1999. № 2.
- 7. Дворников О. В. Универсальная микросхема для преобразования высокочастотного сигнала // Chip News. 2002. № 2.
- 8. Патент США №4322688 от 30.03.1982.
- 9. Европейский патент № 0118166 от 06.05.1987.